大杀器！史上最大碳纳米管芯片问世：14000个碳纳米管晶体管，造出16位微处理器

我们不断缩小硅基处理器功能带来的可能性似乎已成为过去时，材料科学家如今正在考虑如何制造新型芯片，突破硅芯片的种种限制。在这个过程中，碳纳米管成为了一个重要的选择，它自然地以半导体形式存在，具有出色的电性能，并且非常小。但此前，大多研究人员都发现——制造芯片时，要将纳米管这种“挑剔”的材料放到“正确”的位置，操作简直太难了！

不过，最近来自MIT的研究人员和ADI公司的科学家联手创造了奇迹——他们成功打造出一个完全由碳纳米晶体管构成的16位微处理器，它包含了14000多个碳纳米管（CNT）晶体管。史上最大的碳纳米管计算机芯片终于问世！

（图源：MIT）

“Hello, World！I am RV16XNano, made from CNTs.”“你好，世界！我是RV16XNano，由碳纳米管制成。”这句话是最新芯片执行的一项程序，它用这种方式，和世界宣告了自己的诞生！

目前，这一成果已经发表在《自然》（Nature）上。在8月29日发表的论文中，《自然》对这一原型进行了描述，它尚未像商用硅器件那样快速或小巧，但碳纳米管计算机芯片最终可能会产生新一代更快、更节能的电子产品。该研究的第一作者为Gage Hills（博士后研究员）和Christian Lau（硕士研究生，负责制造），通讯作者为Max M. Shulaker（助理教授）——都来自MIT。

用与硅相同的制作工艺，研究人员和科学家们“驯服”了碳纳米管，使之脱胎成为具有完整架构的芯片。这证明可以完全由碳纳米管场效应晶体管(CNFET)打造超越硅的微处理器，其设计和制造方法克服了之前与碳纳米管相关的挑战，有望为先进微电子装置中的硅带来一种高效能的替代品。那么，他们的“破局奥秘”关键在什么？

第一个解决关节是厘清纳米管的“混乱”状态。研究人员制造的硅表面具有足够大的金属特征，可以保证几个纳米管通常能够弥合金属之间的间隙，而不是试图在每个需要的位置放置一根管子。为了去除聚集体，他们在纳米管顶部沉积了一层材料，然后通过超声将其破碎。这种材料带有聚集体，但它使纳米管的下层不受干扰。

“获得最纯净的碳纳米管组的最佳方法是将它们以溶液形式存在，”Shulaker的研究生助理之一Christian Lau表示。因此，该团队将熔化后的纳米管放入溶液中，将“金属”纳米管与半导体纳米管分开。然后施加聚合物以帮助去除掉进一步的缺陷。

一旦纳米管分离，它们就可以放置在基板上——将它们保持在适当位置的表面——并构建成一枚功能完备的芯片。基板上的纳米管分组，可以集成在一起以构建更大的器件。

这不是第一个要制造的碳纳米管微处理器，但它是最复杂的。例如，先前的器件具有178个晶体管。而这个16位芯片有超过14,000个。想想现代计算机处理器内部有数十亿个晶体管，即使在智能手机芯片中也是如此——因此碳纳米管仍有很长的路要走。

但由于其紧凑的尺寸，纳米管计算组件可以与线路上的硅组件集成，从而提高速度并缩小芯片的尺寸。碳纳米管也可以在较低温度下被推入超导状态，这可能使它们比硅更节能。

接下来，为了将纳米管限制在需要的地方——也就是“精准植入”，研究人员只需将大部分纳米管蚀刻掉，只留下需要的地方。然后，他们在纳米管顶部添加了可变的氧化物层。氧化物的精确性质与用于连接的不同金属相结合，可以根据需要将纳米管转化为p型金属氧化物半导体（PMOS）或n型金属氧化物半导体（NMOS）。虽然这个过程更类似于掺杂一个恰好含有纳米管的区域，但它可以有效地控制各个联结点的行为。

为了实现这一里程碑，作者需要开发一种可行的纳米管——晶体管技术，把对碳纳米管严格的纯度要求放宽了大约1万倍，这意味着纯度达到99.99％即可制作芯片，这在目前的技术下是可行的。该技术提供两种晶体管：p型金属氧化物半导体（PMOS）和n型金属氧化物半导体（NMOS）。在数字电子学中，计算被分成一系列基本（逻辑）操作，这些操作由称为逻辑电路的组件执行。电子工业中这些电路的当前设计基于互补金属氧化物半导体（CMOS）技术，其需要PMOS和NMOS晶体管。

（图源：Nature）

当负（或正）电压施加到称为栅极的电极时，PMOS（或NMOS）晶体管导通。该电极控制两个其他电极（源极和漏极）之间的沟道（在这种情况下，由碳纳米管形成）的导电性。当PMOS晶体管和NMOS晶体管串联互连时，结果是称为反相器的元件。如果向这样的逆变器施加低电压，则输出电压将变高，反之亦然。这个元素是Hills和同事计算机中使用的所有逻辑电路的基本组成部分。

（图源：Nature）

研究人员通过在基板上形成随机分布的高纯度（99.99％）半导体纳米管网络来制造晶体管。形成过程类似于将一碗煮熟的意大利式细面条倒在表面上，然后去除所有不与表面直接接触的股线。结果是基底上覆盖有大致单层的随机取向的纳米管。

然后将金属沉积在纳米管上以将它们连接到源极和漏极。这种金属的功函数（从表面去除电子所需的能量）取决于器件是PMOS还是NMOS晶体管。作者用精心挑选和修剪的氧化物材料覆盖了每个纳米管的其余部分，以将纳米管与周围环境隔离并调整其性质。原则上，基板不需要由硅制成；它只需要平坦。此外，由于处理在相对低的温度（约200-325℃）下进行，因此可以容易地堆叠其他功能层。

具体而言，RV16XNano的面世三个内在的挑战：材料缺陷（无法控制直径导致的金属混杂）、制造缺陷（CNT聚集体导致成品失效）和可变性（实现CNT CMOS的技术面临一系列限制）。

从晶体管到芯片

由此制造的元件被称作碳纳米管场效应晶体管（CNFET），与金属氧化物半导体场效应管（MOSFET）类似，它是构建下一代计算机的基本单元。

虽然芯片的功能单元执行添加两个数字的操作，但这些单元由较小逻辑门的集合构成。通过CNFET的组合可以构造出逻辑门。这些逻辑门执行简单的功能：NOT时就跳过一些值，而AND时产生值为“1”（当两个输入值都是“1”时）。通常有多种方法来构造这些逻辑门以形成相同的功能单元。因此，可以使用5个AND和7个NOR的正确排列来添加两个数字，也可以使用6个NOT和4个NAND来完成。 （注意：这些数字完全可以相互弥合。）

研究人员关键的一个概念出发点在于——某些逻辑功能对金属纳米管的敏感度低于其他功能。因此，他们修改了一个开源RISC设计工具来考虑这些信息。结果就是，在芯片设计除去了对金属碳纳米管最敏感的栅极。

由此产生的芯片称为RV16X-NANO，该芯片旨在处理RISC-V架构的32位长指令。存储器寻址限制为16位，功能单元包括指令获取，解码，寄存器，执行单元和写回存储器。总体来看，RV16X-NANO使用了超过14,000个单独的晶体管，并且碳纳米管的操作使得它们产生100％的产率。换句话说，这14,000个晶体管中的每一个都有效，没有一个报废。

它也被认为是一款“3D芯片”，因为纳米管层下面的金属触点用于在不同晶体管之间交流信号，而在纳米管上方分层的单独金属触点层用于在芯片内供电。

（图源：MIT）

最值得点赞的是，这个做法居然很奏效！从上图中可以看出，它成功地执行了传统“Hello World”程序的变体，该程序通常用作对不同编程语言语法的简单介绍。

需要改进的地方

在他们的论文中，研究人员专注于改善现有设计的所有方法。例如，沟道长度是由纳米管桥接的金属触点之间的距离。该长度有助于设置周期速度——对于RV16X-NANO，周期速度仅为10kHz。金属触点也必须非常宽，以确保有足够的纳米管桥连接它们。理论上我们知道两者都有可能改进，并且通过这种方法提高周期速度是一个明确的选择。

但由于这种设计需要加入金属纳米管，因此每个晶体管总是需要多个纳米管。该设计还需要足够宽，使得具有一些处于不良取向的纳米管仍将留下足够的空间以供其他人形成功能性接触。这意味着功能必然会比我们想要的更大，并且需要更长时间才能在状态之间切换。

想要通过架构解决金属纳米管的晶体管数量瓶颈，也面临着高成本的风险，尽管这可能根据给定功能单元的目的而变化。

这些问题有不同的解决路径去探讨。这个过程没有任何阻止纳米管长度缩短的过程，这会导致周期速度的增加；这是研究人员可以立即尝试的东西。如果我们能想出一种制造纯半导体纳米管源的方法，其他一些问题就会自行解决。这显然是人们正在努力的事情，但在问题得到解决之前，这种设计仍将面临“天花板”。

这其中最终的目标是制造单纳米管晶体管，这需要能够控制它们在芯片上的位置。然而这项工作似乎没有任何明确的显示告诉我们，它可能在这点上得到改善。

总的来说，这是一项令人印象深刻的工程设计和重要的验证，我们可以将碳纳米管与我们现有的芯片制造工艺以及处理器运行所需的其他电子元件集成在一起。但在解决阻碍碳纳米管充分发挥其潜力的问题方面，它还并没有走得太远，商业化之路更是漫漫。根据MIT的报道，团队的下一步目标是将芯片推向现实世界。为了达到这个目的，他们已经通过美国DARPA的一个项目将技术应用到了硅芯片代工厂中，践行研究。

在硅制微处理器中，摩尔定律——即处理器的速度和功率几乎每两年翻一番这个规律，一直被证明会发生，如今RV16X-NANO的诞生会成为撬动这一基点的“大杀器”吗？我们拭目以待。

来源：前瞻网